#### MICROPROCESSOR

Classification:

Publication number: JP2042534 (A)

Publication date: 1990-02-13

Inventor(s): KISHIGAMI HIDEYA; MIYATA MISAO; OKAMOTO MITSUMASA

Applicant(s): TOKYO SHIBAURA ELECTRIC CO

- international:

G06F9/22; G06F9/38; G06F9/22; G06F9/38; (IPC1-7): G06F9/22; G06F9/38

- European:

Application number: JP19890083243 19890331

Priority number(s): JP19890083243 19890331; JP19880078207 19880401

#### Abstract of JP 2042534 (A)

PURPOSE:To prevent the deterioration of the working efficiency at a prescribed stage of a pipeline by executing the instructions of the 1st and 2nd types in parallel with each other and independently of each other by a pipeline system. CONSTITUTION: The information equivalent to a high function instruction and a basic instruction is read out of an instruction decoding unit 2 and set at an instruction control circuit 12. The high function instruction is generated from the unit 2, and an execution address is calculated by an execution address generating part 20. An address converting buffer 21 performs the conversion of addresses, and the converted address is carried out by a high function instruction executing part 18. The result of execution of the part 18 is written into a future file 14.: At the same time, the basic instruction is generated from the circuit 12 and executed by a basic instruction executing part 17. The result of this execution is written into the file 14. In such a way, the instructions are carried out in parallel with each other. As a result, the disturbance of a pipeline is suppressed and the performance of the pipeline is extremely improved.



Also published as:

D JP7120283 (B)

Data supplied from the esp@cenet database - Worldwide

### Family list

2 application(s) for: JP2042534 (A)

#### 1 MICROPROCESSOR

Inventor: KISHIGAMI HIDEYA ; MIYATA MISAO Applicant: TOKYO SHIBAURA ELECTRIC CO

(+1) EC: IPC: G06F9/22; G06F9/38; G06F9/22; (+3)

Publication info: JP2042534 (A) - 1990-02-13 JP7120283 (B) — 1995-12-20

JP2085016 (C) -- 1996-08-23

## 2 Microprocessor

Inventor: KISHIGAMI HIDECHIKA [JP]; MIYATA Applicant: TOKYO SHIBAURA ELECTRIC CO [JP]

MISAO [JP]

EC: G06F9/38E; G06F9/38H2; (+1) IPC: G06F9/38; G06F9/38; (IPC1-7): G06F9/38

Publication info: US5155817 (A) - 1992-10-13

Data supplied from the esp@cenet database - Worldwide

図 日 本 国 特 許 庁 (JP)

◎ 特許出願公開

# ◎ 公開特許公報(A) 平2-42534

®Int. CL. ' G 08 F 9/3 識別記号 庁内整理番号 370 B 7361-5B ❸公開 平成2年(1990)2月13日

G 08 F 9/38 3 7 0 B 7361-5B 9/22 3 5 0 E 7361-5B

審査請求 有 請求項の数 7 (全22頁)

◎発明の名称 マイクロプロセッサ

②符 夏 平1-83243

②出 顧 平1(1989)3月31日

優先権主張 @昭63(1988)4月1日@日本(JP)@特額 昭63-78207

②発明者岸上秀哉 神奈川県川崎市幸区堀川町580番1号株式会社東芝半導

体システム技術センター内

②発 明 者 官 田 操 神奈川県川崎市奉区堀川町580番1号 株式会社東芝半導 体システム技術センター内

②発明者 岡本 光正 神奈川県川崎市幸区堀川町580番1号 株式会社東芝半導体システム技術センター内

②出 颢 人 株 式 会 社 東 芝 神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 三好 秀和 外1名

明報

24025

マイクロプロセッサ 2、特許請求の範囲

(i) デコードされた命令のうち同一の処理過程を 程で実行処理される第1の確保の命令をマイクロ プログラム制動により実行処理する第1の実行処

雅手殷と、

前記第1の復類の命令と処理過程が異なる第2 の復類の命令をハードワイヤード制御により実行

処理する第2の実行処理手段と、 デコードされた命令をプログラムシーケンスの

陳序で発行して、発行した命令を前記第1の実行 処理手段および前記第2の実行処理手段のどちら で実行処理するかを選択決定し、前記第1の実行

処理手段と前記第2の実行処理手段を検立にしか も並行して動作させる制御手段と

を有することを特徴とするマイクロブロセッサ。 (2) 前記第1の実行処理手段あるいは前記第2の

実行処理手段により命令の実行が終了すると、前

記第1の実行処理手段あるいは前記第2の実行処理手段よりの実行結果を確ちに普込むための第1 の連収保持手段と、

前記制御事段のプログラムシーケンス順序に従って前記第1の実行処理手段および前記第2の実

行処理手段よりの実行結果を順序正しく書込むた めの第2の情報保持手段と

をさらに有することを特徴とする請求項(1)記載の

(3) 前記制御手段により発行された命令に関する 情報及びプログラムシーケンスにおける命令の実

行/終了状態に関する情報を保持し、前記軒降手 酸のプログラムシーケンス順序に従って順次正し

く前記第2の情報保持手段を更新するための第3 の情報保険手段を

さらに有することを特徴とする精求項仰記載のマ イクロプロセッサ。

(4) 前記第1の種類の命令が、メモリオベランドを有する処理の複雑な高機能命令であり、前記

第2の種類の命令が、メモリオペランドを持たな

## 特開平2-42534(2)

い基本命令であることを特徴とする請求項(I)に記載のマイクロプロセッサ。

(7) 前記第一の命令実行処理手段で実行処理される命令および、その命令にプログラムシーケンス上で後載する前記第二の命令実行処理手段で実行処理をれる命令 (刊) に対して、即一の認識を号を付加する手段と、

すを付加する平段と、 前記第一の命令実行処理手段で実行処理中の命

上を図っている。このパイプライン方式における
一般的なスチージの構成は、例えば「命令フェッチ・ホウデードー実効アドレス計算ーフドレス
放演・オペランドリード(接近し)・命令実行・オペランドライト(普込み)」となる(文献「3 2ピット・マイクロプロセッサの全容・企業・収 第一枚版・市場覧向」目様でグロウヒル社、PP. 137~139)。

このようなパイプライン構成にあって、メモリオペランドを有する高雄能命令(1 m) は、実効ドレスの計算及び実効ドドレスから物理アドレスに提供を行うアドレス支援のステージでの処理が必要となる。これに対して、メモリオペランドのない基本命令(1 m) では、上記2つのステージでの処理は不要となる。

したがって、例えば命令のシーケンスが、1 m ・ 1 R → 1 m → 1 R → 1 m → 1 R のような場合に は、パイプラインの"液化"は、第 1 2 図にま ようになる。なお、各ステージの処理は 1 サイグ ルで終了するものとし、余合(I m)のオペラン 令の思識番号を保持する第四の情報保持手及と、 前記第一の情報保持手及の記憶要素および節記 第二の情報保持手及の記憶要素の役割等の情報を 保持する第五の情報保持手段と、

3. 務明の詳細な説明 [発明の目的] (音楽トの対用分野)

この発明は、命令をパイプライン方式により 実行処理するマイクロブロセッサに関し、特に、 パイフプラインの乱れを抑制して、性能を大猫に

バイフプラインの私れを抑制して、性能を大幅に 同上させることができるマイクロプロセッサに関 する。 (健果の技術)

近年、マイクロプロセッサにあっては、命令 をパイプライン方式より実行処理して、性能の向

ドライトをレジスケとして、実行ステージで充了 するものとする。また、第12箇において、X印 はステージの動作が休止状態であることを示して いる。

第12四から明らかなように、実効アドレス計 第0ステージ (OAG) は、4サイクル目と6サ イクル目において休止状態であり、7ドレス契換 のステージ (MMU) は、5サイクル目と7サイ みれ日において休止投票となっている。

このことから、実効アドレス計算及びアドレス 要換の各ステージでの積着率は、50(%)とな

一方、複雑な高機能の含セットを有するCIS C(Cosplex lastruction Sul Computer) 型のマイクロブロセッサの場合には、実行のステージでの処理に数サイクルを必要とする複雑な高 機能含を(1c)がある。

# 特開平2-42534(3)

3 図に示すようになる。なお、第13 図において、命令1。は、その実行ステージでの処理に4 サイクルかかるものとし、X 印は第12 図と同様とする。

このような場合には、命令1 c の実行に 4 サイクルかかるために、第 13 関から明らかなように、 質 1 パイプラインの乱れ、が生じる。これによ り、第 13 関係とした例では、すべての命令の変 行が第 13 間の新練で示した別述的なパイプラインの表れの命で終了せず、3 サイクル分(12 サイクルの 14 サイクル目)だけ処理が長くかかっている。

また、高繊維命令1cの実行に4サイクルかかるため、実効アドレス計算(OAG)、アドレス 変換、アドレス計算(OAG)、アドレス 変換、ア・ジャンドリード(OF)の ステージにおいて、休止状態が存在することに なる。

(発明が解決しようとする課題)

パイプライン処理を行うマイクロプロセッサ において、メモリオペランドを有する高機能命令

そして、この急等に使うマイクロプロセッサは、 さらに、初記第1の実行処理予及あるいは前記第2 2の実行処理予数により命令の資行が終了する。 初記第1の実行処理予数あるいは前記第2の実行 処理予数ともの実行地理予数あるいは前記第2の実行 処理予数ともの実行が満足を重むに責込なための第 1の順報信仰をと、前記部報子能のプログラム (1 \* ) とメモリオペランドのない基本の令(1 R) がそれぞれ交互に実行された場合には、乱れ は生じない。しかし、第12 図に示したように、 実効アドレス計算及びアドレス変換のステージで、 の複番率が低下するという問題が生じる。

また、実行ステージでの処理に数サイクルを必要とする実験な需要的の中(Inc.)が実行される 場合には、パイプラインの機力に低れが生じるれる。 これにより、複雑が無下するという問題があった。 さらに、このような場合にも、研定のステージ での機能が起作することとなる。

そこで、この発明は、上記問題に取るてなされたものであり、その目的とするとこちは、スタージの投資車のを下を防止するととした。ペイプラインの乱れを抑制して、性能を大幅に向上させることのでするマイクロブロセッサを提供することある。

(発明の構成)

(課題を解決するための手数) 上記目的を進収するために、この発明に従う

シーケンス領序に従って前記第1の支行地数率を まな初れるの負行地理学及よりの支行性規定 東岸正しく考立しための第2の情報高特を設と、 総配制率手段により飛行された命令に関する支援 がでは、カン・ケンスにおける命令の支援 でが成に対って機能をし、前記制率を がでは、カン・ケンス層がに使って超序正数 での情報情料率を更新するための第3の情 配発手段を更更新するための第3の情 保険待手段を更新するための第3の情

( A: III )

上記機成のマイクロプロセッサによれば、高 概能の令と選本命令を、それぞれ独立して実行及 関するようにして、高機能命令と基本命令が並行 してあるいは同時に実行処理されることを可能に している。

また、制御事象によって美行された命令の支持 を、第1の限報保持。この更新にしたがって別始か するはずれたサブルーチンの ラスとでは、行きれたサブルーチンの ラスシーケンスがメインルーチンに、これたは、た時に、 実行開始の命令を第2の情報保持手数の保持内容 にしたがって決定するようにして、命令を再実行 できるようにしている。

また、発行された命令に関する情報及び命令の 実行/終了状態に関する情報にしたがって、第2 の情報保持手股の保持内容がプログラムシーケン ス所に関序正しく更新されるようにしている。

(実施育)

以下図面を用いてこの発明の実施例を説明する。

類「図は、この類明を実施したマイクロプロセッサの内部を体の構成を示すプロック図である。このマイクロプロセッサは、主配性からの命のデータのフェッチを行う命令フェッチユニット1よりの命令データの解説を行うためのプードユニット(DCU)とと、上記プロードエニット2から近られてきたの手情報をその複類すなわち、メモリオペランドを持たない基本命令およびメ集イベランドを持たない基本命令なした数での様々ペランドを持たない。

高能能令令に関って発行するための今合発行ユニット(11 U) 3 と、今今の実行を上記理 類に使ってハードワイヤード制数をはせイタウロプログラム制御で行うための命令実行ユニット(E X U) 4 と、メモリオペランドのアドレスを生成するためのメモリ管理コート(M M U) 5 と、オペランドデータを領理するためのイサッシュ制御ユニット(C C U) 6 と、上記マイクロプロセッサと 外部とのデータ人出力を制御するための人出力部(11/0) 7 とを有している。

上記令ウェッチユニット(1FU)1は、主記地上の合介アータはつ一部のコピーを得待する 命令キャッシュ・メモリ(Instruction Cache) 8 中命令キャッシュ・メモリ8への主尼性からの 命令データのフェッチ帯の制取を行うプリフェッ 分割問題性 (Prefetcher) 9 等から関連される もので、提金に関係のものである。

上記デコードユニット(DCU)2は、命令コードの解読を行う命令デコーグ(Decoder)10 やデコードした結果の命令情報を複数個、一時吟

に異称するデコード等の合かープパッファ(Decoded Instruction Loop Buffer) 1.1 年的 時域される。本実施例ではデコードした命令語 程をデコード演命令ループパッファ 1.1 から一度 (1 サイクル) に 2 命令分読みだし、命令及行ユ ニット (1 I U) 3 に転送できる情或となっている。

ただし本発明には、デコード済命令ループバッファ11や一度に2命令分議みだす機能は必ずし も必要ではない。

上記命の祭行ユニット(IIIU)3 は、上記デコードユニット2から送られてさた命令情報を、 と記載版に上がって、命令爰行ユニット(EX U)4 ないしメモリ質別ユニット(MMU)5 に けして発行する命を発行制切開は(Instruction Issue Logio)12 平沢用レジスタ優を執 するカレントファイル(Current File)、13、コ コニケ・ファイル(Future File)、14、お よびリオーターペッファ(Kecrder Beller) 15等から構造される。

上記命令発行制御回路(1111)12は適休の パイプライン処理を行なうマイクロプロセッサが もっパイプライン制御回路の機能(ハザードの検 出などを行ない、各パイプライン・ステージの状 想制御を行なう)のほかに、上記送られてきた命 台語報が、メモリオペランドを持たない基本命令 であるかメモリオペランドを持つ基本命令あるい は原理の複雑な高機能命令であるかを選択決定し、 後述する複数の命令実行部において上記各命令が 並行して実行される様に制御する機能、後述する 世段の命令案行都でプログラムシーケンス順とは 異って終了する命合表行結果の情報をプログラム シーケンス駆に戻すためりオーダーバッファ15 の制御(複製物寮/観路)を行かう機能を介する。 上記カレントファイル13はプログラムシーケン ス頗に従って更新されるが、フューチャファイル 14はプログラムシーケンス頭とは無関係に後述 する命令実行ユニット (EXU) 4で実行終了後、 その表行精楽によってただちに更新される。上記 リオーダーバッファ15は命合実行ユニット(P

### 特願平2-42534(5)

XU)4の複数の命き実行都でプログラムシーケンス限とは買って接了する命き実行結果の保証・ 内解保持し、プログラムシーケンス関にカレントファイル13を更新するためのパッファである。 すなわち、上記基本命令と高額能命令を実行に要するサイクルが異なち、ここでは、対応し まるサイクルが異なち、ここでは、対応し 令令実行群で実行するようにしているため、プログラムシーケンスの順序で発行される命令は、

グラムシーケンスの順序で発行される命合は、モ 実行が必ずしもプログラムのシーケンスの順序に したがって終了するとは必らず、順序が逆転する ことがある。

したがって、リオーダバッファ15は、プログ カルーケンスの関係でカレン・トファイル 13の 中のレジスクの内容を更新して、上記の逆転した 順序をプログラムシーケンスの関係に戻すように している、すなわち、Out of order で検丁した 今をそるPootedry 5 画巻を子び

これにより、前込み等のメインルーチンからは ずれたプログラムが実行された場合には、カレン

実施別では、メモリオペランドを特たない基本命 も、比較・転送命令・算別・協選版集命令だと) をハードワイヤード制助で行なる基本命令変行形 (Simple Erecution processor) 17、メモ リオペランドを持つ基本合合や処理の設策な実践 物令令をマイクロブログラム制節で実行する命令 実行所(Integer Erecution Processor) 1 8、初よび序動小板点演算命令を実行する序動小 技成実行部(Finaling Execution Processor) 19の3つの要形的から構造される。

なお本地明は、命令の種類に対応した複数の命 今実行部を待つことが特徴であり、必ずしも3つ の実行部から構造されなくても良い、また本発明 の変形として、メモリオペランドを特たない基本 命の契行目はよれてシンドの表別でレス計算を 行なう部分を共進化した構成も考えられる。

上記メモリ管理ユニット(MMU) 5 は、メモ リオペランドの裏効アドレスを生成する裏効アド レス生成部(Operand Address Generator) 2 O、裏効アドレス(論理アドレス)を物際アド トファイル13の内容を参照することにより、命令を再案行することが可能となる。

また、上記命令発行ユニット (ilU) 3は、 分載命令の高適実行を行うための分数予制回路

(Branch Prediction Locie) 16等も有する。 上記命の発行機勢回路12、カレントファイル 13、フューチャファイル14、およびリオーターパッフフト5は本発列の目的を達成するために 必要な構成器件である。ただし、リオーダーパッフフト5に本発列の目的を達成する方法 法もあり、それについては他の変換例ということ で渡述する。また上記カレントファイル13とフェーチ・ファイル14は物質的には必ずしも別の ものせはなても良く、ひとのレジスタールを ルではついても他のくいないでからないであってから のではなても良く、ひとのレジスタールを なってもなくない。

上記命令支行ユニット (EXU) 4は、命令の 実行をハードワイヤー制御またはマイクロブログ ラム制助で旅行して行なうユニットである。この

レスに変換するアドレス変換パッファ (Transia tion Lookasida Buffer) 21、メモリ原理 のチェックを行う保護チェック回路 (Protectio a Losio) 22等から構成されるもので、災来と 回線のものである。

上記をキャッショ制等ユニット(CC U) らは、 主記は上のオペランド間の一般のコピーを維持す るザータキャッシュ・メモリ(Data Cacha) 2 3や書き込みオペランドザータを一時成付するストア・パッファ(Store Buffer) 24等から 構成されるもので、従来と同様のものである。

上記人曲力等(1 / 0) 7 は、マイクロプロセッサと外部とのデータ人出力を制力する部分でド ライバ/レシーバ(Driver / Receiver) 2 5 セバス制御路(Bus Centrel) 2 5 等から構成 されるもので、災衆と関係のものである。

第2回は、第1回に示したマイクロブロセッサ の内部ブロックにおいて本発明に特に間速する製 部ブロックを示したものである。

第2回において、バスは2重铢で示し、データ

線は直線で示しており、制御線は省略している。。 そして、第2図における各ブロックの内部をさ らに詳細に示すと第3図の如くになる。

嫌3型において、貧化命や飛行機御回路 (1 I し) 12は、パイプラインの各ステージで実行 の命令に関する情報を保持するパイプライン・レ ジスタ (0 A G R 3 0 、M M U R 3 1 、C C U R 3 2、 [ 8 P R 3 3 加 上 び S E P R 3 4 )と、 マ もの 印機 Q 天にパイプラインの 扱わを制度され コントロール回路 (Control) 3 5 から構成され る。パイプラインの流れたついては取り返り を参照して接近する。コントロール回路 3 5 形 まだりォータバッファス B 1 5 の制算 パータの まだりォータバッファス B 1 5 の制算 パータの

本実前例で出版記念の発行前期間取えなは、1 すくタルで2分の分の情報をデコードユニット 2 のデコード減分のループパッファ(D11 LB) 1 1 から受けることができる。(ただしをのうち 1 つはメモリ・オペランドを持たない基本寺の・) 5 EP P 3 4 は現在基本の会実行話17で実行 中の命令に関する情報を保持するレジスタである。 O A G R 3 O は観在 O A G 2 O で実効アドレス 計算中の命令に関する情報を保持するレジスタで

MMUR31は現在MMU5でアドレス変換中の今年に関する情報を保持するレジスタである。 CCUR32は根本CCU6でメモリ・アクセ ス(オペランドリード)中の今台に関する情報を 保持するレジスタである。

I I F F R 3 3 は概念 I E F 1 8 で実行中の今か・ に関する傾れを限対するレジスクである。 なおオペランド・ライトに関する情報は、C C U G のストアパッファ 2 4 に保持されるため I I L 1 2 にはオペランド・ライトに関する情報を保 時するレヴスタは存在とない。

I I L 1 2 の幹細プロックは第4 間参照。 基本合合実行部(SEP) 1 7 はメモリ・オベ ランドを特たない基本命をペードフィヤーが 支行する為の演算器 (人 dder) 3 6 を持つプロ ックである。演算器3 6 ½ | I L 1 2 中の SEP

R34によって直接制御される。

登録・削除等) も行う。

高端的命令案行部 (IEP) 184、高級能命 合をマイクロプログラム制御で実行するための被 重要 (A L U 3 7、 Barrel ShifterSS、Multl pliat28 ) および、マイクロプログラムを保持す る u R O M 4 O およびシーケンサから構成される。 RAL41はμROM40のアドレスを保持する ためのレジスタ、MIR42はマイクロ命令を保 炒せるためのレジスタ、ErrAdr43はエラー発生 時のµROM40のアドレスを保持するためのレ Uzgras, stSEL44 HRAL41, E rr A dr 43 % & & & 1 1 1 1 2 0 C C U R 3 2 0 007 ィールド88に保持されている誰 (次にIEP1 8で実行する命令の先頭マイクロ命令のアドレス) のうちの一つを選択するためのセレクタである。 実行アドレス生成器 (OAG) 20は、メモリ ・オペランドの実効アドレスを算出するための加 雅器 (Address Generator) 47から構成され メモリ管理ユニット(MMU)ちは、独理アド

レス (実効すドレス) を物理アドレスに変換する ためのアドレス対を解検するアドレス変換パッフ ァ (Translation Losharide Buffer: TL B) 21 およびメモックナセス版をチェックす るためのアクセス様チェック的後(Protection Logic) 22から構成される。

キャッシュ制御ユニット (CCU) 6 は、メイソ・メモリのデータの一部のコピーを保持するデータ・キャッシュ (Actala) 2 3 4 2 5 7 パッファ (Store Buffer) 2 4 2 5 円成される。データ・キャッシュ 2 3 はデータを保持するデータ の (DATA) 4 8 とアドレスを開始を保持するデータ の (DATA) 4 5 0 とアドレスを保持するデータ ID OF ATA) 5 0 とアドレスを保持するデータ ID CDATA 5 0 とアドレスを保持するアドレス ID (ACTA) 5 0 とアドレス ID (ACTA) 5 0 とアドレスを保持するア・キャッシュ 2 3 日本においましまり (ACTA) 5 0 とアドレス ID (ACTA) 5 0 とアレス ID (

## 特別平2-42534(7)

第4回は、第3回中の11L12、RB15、 CF13、FF14の都分の詳細図である。

DCUIOのサコード減の金ループパッファ11から迷られてきたかかの情報は、SRPR34にはくの人の民30に接続される。SEPR34にはメモリ・オペランドをもたない基本命令の情報のみ接続することができる。一方0人のR30に、セキての余の機能を接続することができることができる。

まとすのよう4位次のフィールドから構成される。 OP60…基本命令の復順を示し(比較、転流、 加算など)、SEPの演集部の機能を制御する。 R/161…リース・オペランドがレジスタかイ よディエイト・データかを区断する。

ま src 6 2 … ソース・オペランドのレジスタ番号を指定する。 ま dest 6 3 … デスティネーション・オペランドの

レジスタ番号を指定する。 I ss64…イミディエイト・データ。 P C 65…命令の先頭アドレス

V & & ... # M Y \* h

計算が行われる。

0 A Q R 3 O E 協納された命令の既任 は、免が がパイプラインの各ステージでの処理が通 ひにつ れて、0 A Q R 3 O = - > M M U R 3 I = - > C C U R 3 2 - - > I E P R 3 3 と 伝送される。 0 A Q R 3 O = - > M M U R 3 I では、0 A G 2 0 で、A sode7 3、A res 7 4、D isp 7 5 の 接続に基づいて実効アドレス (論版アドレス)

MMUR31-->CCUR32では、MMU 5で、値位アドレスが物理アドレスに変換される。 たたメモリ・アセス機のチェークが行われる。 CCUR32-->IEPR33では、OPア ィールド8日で、EROM4007ケセス(命令 を実行する地類マイケロ今合の観みだし)が行わ れる。

型中の制御回路 (Coatrol) 35 は、SEPR 34、OAGR30、MMUR31、CCUR3 2、1EPR33に採附されている命令の情報お よび、以下の係号を入力してパイプラインの状態 制御、ハザード検出、リオーダ・パップァ (RB)

O A G R 3 O は次のフィールドから構成される。 O P 6 7 …命令の種類を示す。

R / M I 6 8 … ソース・オペランドがレジスタか メモリかを区別する。

# src 6 9 … ソース・オペランドのレジスタ番号 を指定する。 R / M 7 0 … デスティネーション・オペランドが

R / M 7 0 … デスティネーション・オペランドが レジスタかメモリかを区別する。

# dost7 1 … デスティネーション・オペランドが レジスタかよモリかを区別する。

I ss7 2 … イミディエイト・データ。

A mode7 3 … メモリ・オペランドのアドレッシング・モードを指定する。

Ares 74 -- メモリ・オペランドのアドレッレング・モードで使用するレジスク番号を指定する。 Disp 75 -- メモリ・オペランドのアドレッレン グ・モードで使用するディスプレースメント。 Bx. 76 -- モの他。

P C 7 7 -- 命令の先頭アドレス。 ▼ 7 8 -- 有効ビット。

15の射御信号を生成する国路である。前別回路 35の詳細については第5回、第6回を参照して 株本マス

ストアパッファ・ビジー信号 (Store Buffer Busy) 102

μプログラム終了信号 (μ E N D) 103 キャッシュ・ミス信号 (C sohe mise)104 μ余合でのGRへのライト信号 (μ - ν - G R)

カレント・ファイル(CF)13はプログラム
シーケンス版に従って至所される状間レジスタ域
を保持するレジスタ・ファイルであり、フューテ・
・ファイル(FF)14は35P17パード
18での命令様でによりただちに更新される民間
レジスタ域を保持するレジスタ・ファイルである。
リオーダ・ペッフィ(RB)15は、「SEP1
7と18P18の2つの命令実行間でプログラム
レーケンス版とは異なって称でするの表の実行情でである。実行情報
を一時臨時し、プログラムシーケンス版にCF1

# 特闘平2-42534(8)

はRB15は8エントリであり、以下のフィール ドから壊眩される。

State 106-エントリの有効/無効および実行中/実行株でを示す。

R / M 1 C 7 …命令のデスティネーションがレジスタかメモリかを示す。

#dest 108…デスティネーションがレジスタ の場合のレジスタ番号を示す。

Result 109…命合の実行結果を保持する。 F|g 110…命令の実行結果のフラグを保持す

Error 1111…命令の実行結果でエラーがあった場合のエラー領報を示す。

た場合のエラーiffをから。 PC112…命令の先頭アドレス。

RB15への情報の異様は、SEPR34に解 対きれているの今かSEP34で実行されるタイ と少なないしは、OAOR30に保険されている 今かがMMUR31に転送されるタイミングで行 われる。図中のtail 113、head 114は各 RB15に登録された場合新しい会合機能を解 うおより\* [Eレンスタ1] 1 つの他が更新される。 また E rear 1 1.3 にエラー保軽がある場合には、 ロプログラム、レーケンス制物的にエラー保守を 発生し、エラー処理のロプログラム・ルーチンを 起動する。 RB 1 5 からのデータ誘み出しは1 サ イタルで表光1 命令分行うことができる。

RB15へ命合情報を登録した時にはtail 1 13は+1ないし+2カウントアップされる。またRB15のチータ読みだしが行われたときはho ad 114は-1カウントダウンされる。

第5回は、第4回中の制制回路135の内部プ

ロックをしかしたものである。制御国路135年、 ペイプライン・レヴスタのレヴスタに関する情報 を基にハザード・チェックを行う框分と、パイプ ライン・レヴスタの有効信号、ハザード・チェッ・ ク理号等を裏にパイプラインの状態制殊を行う吹 観制 即回路(State Coatrol Circuit)12 0から構成される。

性がないときである。(すなわちハザード F / F 1 2 1 の対応するピットに 1 がたっていないと ) この条件の映出は、アローグ 1 2 2、 ヴェーグ 1 2 3 で 5 E P R 3 4 の R  $\vee$  1 6 2 3  $\vee$  3 で 5 E P R 3 4 0 R  $\vee$  1 6 2 3  $\vee$  5 E P R 3 4 0 R  $\vee$  1 6 E P R  $\vee$  5 E P R 1 2 1 版とを、比較問題 C M P I 1 2 8、 C M P 2 1 2 9  $\vee$  5 K V R  $\vee$  1 8 E P N 1 3 3  $\vee$  7 F N 2 C 0 8 E P M 3 R  $\vee$  6 E P N 1 3 3  $\vee$  7 C 0 8 E P M 3 R 2 C 4 C 7 F F C 8 E P N 1 3 3 M 0  $\vee$  4 C 8 E P N 1 3 3 M 0  $\vee$  4 C 8 E P N 1 3 3 M 0  $\vee$  4 C 8 E P N 1 3 3 M 0  $\vee$  5 C 8 P N 1 3 3 M 1  $\vee$  4 C 8  $\vee$  6 E P N 1 3 3 M 1  $\vee$  4 C 8  $\vee$  8 E P N 1 3 3 M 1  $\vee$  4 C 8  $\vee$  8 E P N 1 3 3 M 1  $\vee$  4 C 8  $\vee$  8 E P N 1 3 3 M 1  $\vee$  4 C 8  $\vee$  8 E P N 1 3 3 M 1  $\vee$  4 C 8  $\vee$  8 E P N 1 3 3 M 1  $\vee$  4 C 8  $\vee$  8 E P N 1 3 3 M 1  $\vee$  4 C 8  $\vee$  8 E P N 1 3 3 M 1  $\vee$  4 C 8  $\vee$  8 E P N 1 3 3 M 1  $\vee$  4 C 8  $\vee$  8 E P N 1 3 M 1  $\vee$  4 C 8  $\vee$  8 E P N 1 3 M 1  $\vee$  4 C 8  $\vee$  8 E P N 1 3 M 1  $\vee$  4 C 8  $\vee$  8 E P N 1 3 M 1  $\vee$  4 C 8  $\vee$  8 E P N 1 3 M 1  $\vee$  4 C 8  $\vee$  8 E P N 1 3 M 1  $\vee$  4 C 8  $\vee$  8 E P N 1 3 M 1  $\vee$  4 C 8 E P N 1 3 M 1  $\vee$  4 M 1  $\vee$  4 E M 1  $\vee$  4 M

阿様にしてOAGR30のAssida73、Ares 74をデコーダイ 125でデコードした物果と パード F/F121の値を比較関係にMP3 130で比較し、その出力信号(hatard (OA G)) 134 が0のときのAG20で実効アドレ 次の計算が可能となる。

またCCUR32のR/M89、#src 90を デコーダ5 126でデコードした結果とハザー F F/F121の度とを比較倒路CMP4 1 3 1 で比較し、その出力信号 (ハザード (C C U)) 1 3 5 が 0 のときソース・オペランド (レジスタ) の読み出しが可能となる。

状態制質器 (State Costrol Circuit) 120は、上でのべた3つのハザード磁号 (Mara rd (SEP) 133、hazard (OAG) 134、hazard (OAG) 134、hazard (CCU) 135)、パイプライン・レジスタの有効磁等 (V(1EP) 101、V(CCU) 96、V(MU) 87、V(OAG) 78) 中レジスタクスをり返号 (R/M(1EP) 97、R/M1 (MMU) 89、R/M2 (MMU) 91) および I I L 12が如からの位号 (ストワ・イッファビ」で得到 02、EN D 103、Cache sizs 104、μーマーOR 105) を入力して、パイプラインの状態刺激を行う以下の信号を出力する。

SEP-136…SEPRに保持されている命令 がSEPで実行可能なとき1になる。

からとする。 OAG-MMU137…OAGRに保持されてい ふら今がなサイタルでMMURに進めるとき1に

MMU-CCU138…MMURに保持されている命令が次サイクルでCCURに進めるとき1に

C C U - I E P 1 3 9 ··· C C U R に保持されている命令が次サイクルで I E P R に進めるとき 1 に

IEP-S8140…IEPRに保持されている 命合が次サイクルでストアバッファに情報を転送 するとき1になる。

第6回は、第5回中のステートコントロール回路の具体的な回路例である。

次に、第1図を参照して上記、本発明に従うマイクロプロセッサのパイプライン処理動作の接略 について説明する。

すなわち、パイプライン処理動作の策略は以下 の様になる。

(以下介白)

# 

- (1) IF (命令フェッチ) ステージ IF Uにおいて、命令キャッシュメモリ8から の命令のフェッチを行うステージ。
  - (1) ID(命令デコード)ステージ

DCUにおいて、命令デコーグ10で命令のデューボを行い、内部のウフォーマットに変換する。 なお内部の命フォーマットに変換する。 なお内部の命フォーマットに変換された命令はデコード波の令ループパッファ11に指輪される。 として、内容の令カ・コマットはメモリ・オペランドを持たなに基本の令をいしは高機能令令の2模類あり、 命令発行制的函路(IIL)12によってそれぞれ形分される。

(1) OAG (オペランド変効アドレス算出)ステージ

O A G 2 O のアドレス発生回路 4 7 で、命令発

行制加回路([]L) 12によって発行されたメモリオペランドを持つ命令のメモリ・オペランド 実効アドレス(管理アドレス)を算出するステージ。

- (4) MMU(アドレス変換)ステージ MMU5のアドレス変換パッファ21で、メモ リ・オペランドの論理アドレスを称理アドレスに 変換するステージ。また保護チェック回路22で メモリ保護のチッエック5行われる。
- (S) OF (オペランド・フェッチ) ステージ CCU6のデータ・キャッシュメモリ23から メモリ・オペランドを読み出すステージ。また、 レジスタオペランドの読み出しも行われる。
  - (6) LEP (命合実行) ステージ

EXU4の高機能命令実行等(! EP) 18に おいて、μプログラム制効でメモリオペランドを 持つ基本命令あるいは高機能命令を実行するステ ージ。

(7) OS (オペランド・ストア) ステージ1 E P 1 8 での実行結果をCCU6のストア・

パッファ 2 4 に書き込むステージ。ただしこのステージがあるのは、命令のディスティスーション がデモリの場合の方。なお演算結果はストア・パッファ 2 4 を介して、データ・チャッシュメモリ 6 とマイタロブロセッサ外間の主記様に、パイプ ライン路間とは余同期に書き込みが行われる。

をXU4の基本命令実行即(SEP)17において、ハードワイヤード制御で命令指列制即回路(IIL)12によって飛行された基本命令を実行するステージ。なおSEP17で実行される命は、メモリ・オペランドを持たない基本命令の

(9) RE(リオーダ)ステージ

(a) SEP (会会享行) ステージ

IEP18および5 EP17よりの実行結果を リオーダバップァ (RB) 15 によりリオーダレ てカレントファイル (CF) 13 に普込むステージ。

以上のパイプライン物理のうち、(8) IEPを 除く他のステージは、基本的には1サイクルでそ

ただし第7回、乗8回では簡単のために、デコード資金令ループバッファ (D·l L B) 11以降の部分のみ示し、命令はDIL 811中に有るものと仮定する。

第7回は、命令シーケンスが

ist -- > IR2 -- > 1m3 -- > IR4 --

ート/16 ー・) 188

の場合のバイブライン・タイミング的ー1である
(「m) と基本命令(Im) は (D I L B) から
1サイクルで同時に読み出されたものとする。また」m1と「m3はヴィスティネーションがメモリと
し、パデードは花じないものとする。 サイクル
1では1m1、In2の2命分の関係が D I L
B 11から読み出され、I J L 12の0 A G R 3
0 却よび8 E F R 3 4 レ ブスラになったされる。
命令 I m 1 は、サイクル2で命令発行制関係 1
2 によって投行され、東行ケノス関係が行われ、サ

イクル3 セアドレス変換パッファ(TLB) 2 1

の処理が終了する。ただしキャッシュ・ミス、T LBミスが生じたときには、(1) IF、(4) MM U、(5) OFのステージの展理も複数サイクルが 要となる。また、ハザード(例えば、) IEPステージの実行結果を実効アドレス算出に使用する等) が生じたとまじは、いめゆる「称5"が生じて1 サイクルで数を軟件1、なくなる。

本発明の特徴は、複数の命令変行器を持ち命令 の並列実行を可能とすることである。すなわち本 実施列では、主に、SEPスチージおよびREス ナージが斬らたに効わった点が能楽性限と比べて 新しい。

次に、第78割よび第8個を参風して、上記本 発明の情報的な知理動作をきらに評解に説明する。 第7個および第8個は、未発明の実施料(すた わち、高本を今実行群SEP17がある場合)の パイプラインタイミング例をそれぞれ示し、第7 個のタイミング例に対した従来のタ イミング例に対応し、第8個の向後に第13回の 従来のタイミング側に対応する。

によってアドレス変数が行われ、サイクル4セメ モリ管理ユニット(MMU)5によってポイラン ドフェッチが行われ、サイタル5 で高級物合売 行邸(18 P) 18によって実行され、サイタル 6でディスティネーションがレジスタのためフュ ーチャーファイル(5 F) 14へその実行結果が 者込まれる(第7回のFFの関の†1m1を参 頭)。

ー方、これと旅行して、基本命を18.2 は、ナイケル2で命令旅行制存成12によって飛行され、基本命令旅行版 (SEP) 17によって東行され、オイクル3でフェーチャーファイル14へその東行権系が得る込まれる(第7回FPの間の)[E2を主張]。

ここで、リオーダバッファ(R<sup>®</sup>B)15への命令情報の登録は、高級能争令Imit、実行アドレス邦Bステージで行われ、基文命令IRit、基本 命事実行部17での実行ステージで行われるため、 ImilaよびIR 2の情報は、認示する如くサイ シル3で登録される。第780のReの構の命令の 上の "X" および "●" 即は、命令が各々 "実行中" および "実行終了" であることを示している。一方、リオーダバッファ 15からカレントファイル (CF) 13への命令実行権異の書き込みは、リオーダバッファ (RB) 15 において命令情報が討談されたサイクルで行われる。武って、「ョ 2の場合は、その命令情報が、カレントファイル (CF) 13へ書き込まれること、「R2の場合は、その令の情報が、サイクルので、1 R2の場合は、その令の情報が、サイクルので、1 R2の場合は、アウトで、1 R2の場合は、アウトで、1 R2の場合は、アイン・アントラから削減されているため、デイクル8ででその表情結果が、カレントファイル (CF) 13へ書き込まれることなる。

すなわち、フューチャーファイル(FF) 1 4 は、命令実行後とだちに更新(客込み)されるた め、プログラムシーケンス親とはなっていないが、 カレントファイル(CF) 1 3 は、リオーダバッ ファ15から命令情報が削除されるタイミングで 更新されるためプログラムシーケンス度に命令裏 行結果がファイルされている。

命令1 m 3、1 R 4、1 m 5、1 R 6の場合も、 上述したと詞様に処理されるものである。

すなわち、高機能の合「c」は、サイタル2~ 4で、実行アドレス算出、アドレス変換、および ポペランドフェチが行われ、サイクル5~8で 高機能の中実行版(IEP) 18によって実行され、サイクル9でフューチャファイル(FF) 1 4へその情長が書き込まれる。 一方、これと盤行して、基本命令18;は、サ

ー方、これと並行して、基本命令 1 R : は、サイクル2 で基本命令実行部(SBP) 17 によって実行され、サイクル3 でフューチャファイル(PP) 14へその実行結果が着き込まれる。

ここで、リオーダバッファ(R B ) 1.5からか セントファイル(C P ) 1.3 への命令案行格議の 審当込みは、リオーダバッファ(R B ) 1.5 において命令情報が削減されたサイクルで行われる。 徒って、第7回に応した月と同様に、カレント フィイル(C F ) 1.3 には、プログラムシーやン 項に命令実行移議がファイルされるものである。 以上、第7回回はび数の命令実行移を持ち命令の変 列変行することにより、従来例で生じていたパイ ブラインの乱れを行さえ、またるパイプライン・ スチージの接着率の位下を得ることができる。 また、選常の命令案行状気において、フューチ・ 本と、選常の命令案行状気において、フューチ・

財際として大幅な性能例工を得ることのできる。 また、適等の会交所状態において、フューチ +ーファイル(PP)14に集特されている乳用 レジスタ値は、カレントファイル(CP)13下 続待される乳用レジスタ値と異なっている。これ はプログラム・レーケンス関では使のメモリ・オ ペランドを特たない基本のか、プログラム・シ ナンス質では効の変複数的の全質符を(EP) 18 で実行されるメモリ・ホイランドを持つ高級 配合かより 先に基本命令実行所 (8 2 F) 17で 実行され、フェーチャーファイル (FF) 14を受新するためである。ただし、不堪能の合実行が (1 2 F) 18 で 大戸した命令でエラー (到込み)が発生した場合には、前令の再実行を保証するためにフェーチャーファイル (FF) 14 の数をのレントファイル (CF) 13の 後に戻さなければ ている。割込み処理 μ プログラム・ルーチンではカウンタ119を利用してカレントファイル (CF) 13の他アコーティーア・イル (FF) 14 にコピーすることができる。

第9 図に見切の実施判を適用したMPUと周辺 LSIから成るシステム環或判を示す。この例は VMEパス200につながる比較的簡単なシステ ムであり、以下のしSI、ICから構成される。 MPU201

I C T 2 O 2 … 制込みコントローラ . C G 2 O 3 … クロック・ジェネレータ メモリ… S R A M ( 0 ウェイト 3 2 K バイト) 2 0 4

EPROM (0 9 x 4 · ト 3 2 K / 4 ト)
2 0 5
DRAM (3 9 x 4 ト 4 M / 4 ト)

2 0 6

通信インタフェースーセントロニクス 1チャネ

R S 2 3 2 C 2チャネル 2 0 8

Dacode アドレス・デコーダ212

その他… T/R トランシーパ/レシーパ 209 But パッファ 210, 211

本発明を使用したMPUを使用したシステム構成は、従来のMPUを使用したシステム構成と何 を減むるとうもはない。すなのも本種制を向 たMPUを使用することによりシステム・レベル で必要なけ加回路は減く、高性器なシステムを機 解することができる。

次に、第10回および第11回を参照して本発

明に従うマイクロプロセッサの第2支指例につい で説明する。

的送した本角明の第一の実践制では、リオーダ バッファ (RB) 15 を用いることにより、本発 明の目的を達成したが、第2 実践的ではリオーダ パッファ (RB) 15 を用いないで本発明の目的 を達成するようにしている。

第10回は、第一の実施例の第4回に対応する ものであり、第一の実施例と同じ要素には同じる 号をつけてある。第一の実施例と第二の実施的の 続いは、次の繰りである。

まず、第二英編列は、第一の高層内の構成要素 吹るロッグパッファ(RB)15を削削した機 成となっている。そして、第一の英簡関のカレン トファイル(CF)13とフェーティファイル (FF)14は、第二の英語同では一つの汎用 ジスタファイル502になっている。ただしその エントリ数は16の<メンパートおよび16の マンパートの合作32エントリからなる。第二の 環稿では、ファッグ(FLOST-LOS)、エラー領

(Error-1)、フログラムカウンク (FEO-1)を 一時的に無対する4エントリのステークスファイル ル301 および利用レジスクファイル (G R) 3 02への者込みと扱う出し個号を生成するG Rコ ントロール回路 (G R Costrol) 303を新た に加えている。

以下、第二の実施例の特徴について説明する。 第2の実施例の以下とパートおよび16のペヤンパートの合計32エントリからなる。 ベンパートおよびく Yンパートは、別1の実施例のカレントファイル(CF)13とフューチャファイル(FF)14のように、一つの展刊リジスタルに対して2本のレジスタ(XI、FI)を用意している。ただし第一の実施例と異なる点は、ベンンパートがカレントフィル、ペースンパートがカレントの最ものなく、ベンパートのXIがカレントの最を保持しているレジスタな、のは、アースチャフィルとの異ない。 ントの種を保持しているレジスタなら、対応する X 1 がフューチャの種を保持しているレジスタ、 と思う様に、各別用レジスタ取 1 に対し 2 本のレ ジスタ ( X (、Y ( ) がダイナミックにその役割 が切り持わることである。

明えば、ある時間のくXンのパート、くてンパートのXi、Yiの設計は次のようになっている。 カレントレジスタ値: Z8 II IZ Y8 X4 X5 Y6 Y 1 T8 X8 X10 X11 X12 X13 Y14 Y15 フューチャレジスタ値: Y0 Y1 Y2 IS Y4 Y5 X8 X

して汎用レジスタファイル302の読み出し/書 1c4 IRS IRS 1c5 1c7 ... 込みアドレス信号 (318~321) を出力する プロックである。GRアドレス生成回路309に は汎用レジスタファイル302の状態を示す3つ のフリップフロップ群(322~324)がある。 の場合で、【c1の命合実行ステージのサイクル いま、第一の実施例で示した機なパイプライン 数が大きい場合、IR1、IR2はIc1より先 構成の場合には、プログラムの命令シーケンスと に実行が終了し、IR3はしc1。Ic2より先 今令実行順序が逆転するのは、"亅c命令に続く に実行が終了し、1R4はJc1~Ic3より先 IR 命合列。であるただしIcはメモリオペラン に実行が終了し、IR5、IR6はIc1~Ie ドを持つ命合ないしは実行ステージに数サイクル 4より先に実行が終了することになる(ただしハ 要する複雑な命令(高模能命令)を示し、IRは ザードが生じない場合)。また1R7は1c1の メモリオペランドを持たない芸木命会を示す。ま 実行が終了するまで実行されない。 たこの様なパイプライン構成の場合には、IR命 この場合問題となるのは、例えば! c 1 命令変 合は最大くつの1c合合を飛び越して先に終了す 行中に例外が発生した場合、IR 1~IR 6の実 る可能性がある。例えばいま命令シーケンスが 行により更新される汎用レジスタおよびフラグ、 ( 4- W ) PCなどのステークスを元に戻す必要があること ... ici [R1 122 ic2 123 163 -1 24 である。このために181~186の実行結果は、 まず汎用レジスタファイル302のカレントの値 を保持しているレジスタ(例えばX1)の対のシ ジスタ(例えばYL)に書込み、またフラグ、P C & & O & F - f X & X F - f X 7 7 1 N 3 0 1 出し/者込みを制御するかについて説明する。 に一時書き込む。そして「R命合直前の「c命合 1 c命令とそれに続く 1 R 命令に対して0~3 が実行ステージを終了するサイクルでIR命会の の【D番号を割当てる(前述の命令シーケンス列 結果を保持しているX1とYIの役割を切り替え **参照)。 第11因中のIDレジスタ (304~3** る。倒えばこの例の場合、「c1が実行ステージ 07) は各々パイプラインレジスク (30~33) を終了するサイクルでIR 1とIR 2の結果を保 中に保持されている命令のID番号を保持してい 持している文(とYiの祭割を切り替える。 る。また汎用レジスタに対して以下の3つのフリ この方法の利点は「この会に後続する」に合合 ップフロップ (F/F)×16のF/F罪を設け はハザードが生じないかぎり、いくつでも先行し て実行することができ、第一の実施例に見られた すなわち、フューチャア/F群322と、有効 様なりオーダバッファ15のエントリ数による制 F/F#3232, ID F/F#324278 服が生じないことである。またカレントの値を保 持しているレジスクは、GRアドレス生成国路3 フューチャド/F斯 (Future F/F群) 32 D9中のF/F群によってXしまたはYIの切り 2は、16個のF/Fで、乳用レジスタファイル 替えを行うため、「c命台の実行終了時に複数命 302のXIがカレントの値を保持しているとき 合のIRの実行が終了している場合にその結果を 対応するフューチャド/Fiは1、Yiがカレン 1 サイクルで更新する(すなわち X しと Y i の役 トの鏡を保持しているときフューチャド/Fiは おぶりサイクルで切り替える)ことができる。 0となる。 有効F/F群 (Valid F/F) 323は、1 次に異体的にどのようにしてX1とY1の役割 を切り替え、汎用レジスタファイル302の跳み 6個のF/Fで、フューチャの彼(フェーチャF

/Fiの値が1の時¥i、0の時Xiの値)が有効な時1、そうでないとき0となる。

1D F/F群324は、16個で2ピットの F/Fで、フューチャの彼が有効なとき、その彼 を書き込んだ命令の【D番号を示す。

GRアドレス生成回路309は、これらF/F 解(322~324)の値、パイプラインレジス タの汎用レジスタのアクセス情報(310~31 3)およびIDレジスタの値(314~316) をもとに汎用レジスタファイル302の組み出し / 章込み信号(318~321)やアド野の値 の到所の制御を表のようにして行う。 1、35717で気行される18命令の責行に必

1. SEP17で実行される1ま 命令の実行に必要なソースポイランドのレジスタRI(SEPR 34のまero 62で指定される)は、対応する有効ドノド!・1.00時は、フェーケッド/ド/ド(のほが1の時と1、0の時と1の度)、有効ドノド!・0の時は、カレントの値(フェーケッド/ド!のほが1の時と1、0の時と1の

3. OAC (実行アドレス集曲) ステージに必要 は無用レジスタ R I (OAG R 3 0 の A mode 7 3、 A res 7 4 で間定される) は、対応する有効ドノ F I = 1 の時は、フューチャの種(フューチャラ メF I の能が1 の m Y I 、 0 の m X I の 値)、有 効ドノF I ー 0 の時は、カレントの種(フューチャテノF I の 値が1 の 時 X I 、 0 の時 Y I の 値) とする。

4. I E P (命令実行) ステージに必要なソース オペランド (C C U R 3 の R / M 1 8 9、 # SRC 9 0 で指定される) は、対応する有効 F / F i -

1 の時は、フューチャの値(フェーチャド/F! の値が1 の時で1、0 の時と1の値)、有効ド/, F! = 0 の時は、カレントの値(フューチャド/ F!の値が1の時に1、0 の時で1の値)とする。 ただし有効ド/F! = 1の時でも対応する1DF /F4|D4|307の時は、ソースオペランド の鏡み出しは待たまれる。

5. | EF(今今東行)ステージで ( c 命令が終 でする時には、その [ c 命令と周じ [ D 番号を持 ち、なおかっ有効 F / F [ = 1 の3. F レジステR i のフェーチャド/F [ の 値を反転し、また有効 F / F i を O に リセットする。

6. SEF17で実行されるIP 命令の実行結果のレジステRI(SEPR34の # deat637 指定される)のフューチャ (フェーチャド/Flの減が10時で1、0の時×I)が、このIR 命令と異なるID 書号申ID ド/Fiの場合)には、このJr命令の実行は待たされる。

7. SEP 1 7 で実行される 1 R 命令の実行結果 のフラグ (Fig)、エラー情報 (Ercor) および P C 44、 ステータスファイル3 0 1 n 1 D 1 レジスタ3 0 4 n 種 3 1 7 で示されるエントリーに一 時書を込まれる。そのエントリ書号と関じ 1 D 書 号の 1 c 命令の実行終了時にそれらの値が F i Li 1 5 , E cres 1 1 6 、 P C 1 1 7 にセットされ、 甲部よれる。


以上のようにして汎用レジスタファイル302 の読み出し/青込み信号(318~321)やF /F群の更新の刺繍を行うことにより、比較的問 なハードウェアで、本発明の目的を達成するこ とができる。


関って、第一実施別の場合、制込めが発生した 関合に、フューチ・ファイル14の値をカレント ファイル13の他に関す必要があり、これに最低 16 サイクルを必要で(終用レジスタが16 木の 場合)、これがオーバーヘッドとはり世常は下の 取回となっていたが、第二実施別の場合、1つの 汎用レジスタ302で行っているため、割り込み の発生に対しても、他の移し換えの姿態がないも のであり、他配子ではなっない。

## 特開平2-42534 (15)


また、第一実施術の場合、プログラムシーケン の複類の命令と第2の種類の命令を、パイプライ・ ス層で後継する命令が先行する命令を飛び越して ン方式によりそれぞれ後立して批判実行処理する 実行できる命令数は、リオーダバッファ15のエ ようにしたので、パイプラインにおける所定のス ントリ数によって制限される。すなわちエントリ テージでの稼働率の低下を防止するとともに、パ 数が小さければ性能が延下し、またエントリ数を イブラインの乱れを抑制することが可能となる。 大きくするとハード量が増加してしまう。 これにより、性能を大幅に向上させたマイクロブ それに対し、第二事権制の場合は、一つの領側 ロセッサを提供することができる。 レジスタ302においてXパートとYパートの役 4. 図面の球単な影響 割を切り替えて客込み焼み出しを制御しているた 第1回は、本効原を裏摘したマイクロブロセル め、飛び越して実行できる命令数を大きくするこ サの内部全体構造を示すブロック図、 第2回は、第1回に示したマイクロプロセッサ また、第一実施例の場合、高速分岐の手法とし における要都プロック図、 て分岐予測を行う場合には、分岐予測が失敗した 第3回は、第2回に示すプロック図の各プロッ 場合に汎用レジスタの値を元に戻すのに最低16 クの内部をさらに詳細に示したブロック図、 サイクルを必要で、これがオーバーヘッドとなり 第4回は、第3回におけるilL、RB、CF、 性機低下の原因となっていたが、第二実験例の場 FFの詳細図。 合、汎用レジスタの値を元に戻す必要がないもの 第5回は、第4回における制物同誌の単編図。 тьъ. 第6回は、第5回に示す状態制飾回路の詳細関、 [発明の効果] 第7回および類8回は、本発明の実施例におけ 以上説明したように、この発明によれば、第1 るパイプライン処理動作のタイミング図。 第9回は、本発明の実務例を適用したMPUと · 15…リオーダバッファ(R8) 周辺LSIから成るシステム構成数、 17…基本命令实行如(SEP) 第10回は、本発明に従うマイクロプロセッサ 18…高碳能命合実行部(IEP) の第二実施例の要能構成図、 2 D … 実行アドレス生成部 (O A G) 第11回は、第10回におけるGRコントロー · 21…アドレス変換バッファ (TLB) ル回路の詳期間、 23 ... デ. - タキャッシュメモリ 第12回および第13回は、従来側におけるバ イブライン処理動作のタイミング図である。 1…命介フェッチユニット(IFU) 代理人的理士 三 好 秀 和 2 - 7 - F - - + (DCU) 3 … 命会発行ユニット ( I I U ) 4 … 命令実行ユニット (E X U) 5 … メモリ管理ユニット (M M U) 6 …キャッシュ解析ユニット (CCII) 7 … 入出力部 (1/0) 10 - 44 - 7 - 4 11…デコード資命分ループバッファ (D [ L) 12…命令発行制辦回路(11L)

1 3 … カレントファイル (CF) 1 4 … フューチャファイル (FF)








76 2 E3




特期平2-42534 (18)
























第12 図



第13 図